11月9日消息，第個(gè)電n大增近日，臺(tái)積AMD公布2025年第三季財(cái)報(bào)，蘇姿不僅交出亮眼的豐宣營(yíng)收成績(jī)單，AMD蘇姿豐博士更親自證實(shí)，霄龍性能效率其采用最先進(jìn)2nm程技術(shù)、第個(gè)電n大增代號(hào)為Venice（威尼斯）的臺(tái)積第六代AMD EPYC（霄龍）處理器正按計(jì)劃進(jìn)行，將如期在2026年正式發(fā)布。蘇姿

蘇姿豐在財(cái)報(bào)會(huì)議中重申，豐宣下一代EPYC威尼斯系列處理器將采用臺(tái)積電2nm制程技術(shù)，霄龍性能效率并搭載Zen 6架構(gòu)。第個(gè)電n大增

她確認(rèn)，臺(tái)積威尼斯芯片目前已進(jìn)入實(shí)驗(yàn)室階段，蘇姿表現(xiàn)極佳。豐宣相較于前一代的霄龍性能效率Zen 5架構(gòu)的都靈CPU，威尼斯在性能、效率與運(yùn)算密度上達(dá)到了實(shí)質(zhì)性的成長(zhǎng)。

今年4月份，AMD正式宣布，代號(hào)為Venice（威尼斯）的第六代AMD EPYC（霄龍）處理器成為業(yè)界首款完成流片（tape out），并采用臺(tái)積電先進(jìn)2nm（N2）制程技術(shù)的高效能運(yùn)算（HPC）產(chǎn)品。

現(xiàn)場(chǎng)，蘇姿豐與臺(tái)積電董事長(zhǎng)兼總裁魏哲家一起手持Venice CCD，共同宣布了里程碑的一刻。

AMD表示，Venice預(yù)計(jì)將在2026年如期上市，有望早于傳統(tǒng)使用臺(tái)積電最新節(jié)點(diǎn)用戶(hù)的蘋(píng)果。

臺(tái)積電的N2制程是首個(gè)依賴(lài)全環(huán)繞柵極 （GAA） 納米片晶體管的工藝技術(shù)。恒定電壓下可將功耗降低 24%、35%，性能提高15%，同時(shí)與上一代 N3（3nm級(jí)）相比，晶體管密度提高1.15倍。